DIGITAL FILTER BANK

Publication number: JP5002038 Publication date: 1993-01-08

Inventor:

KOBAYASHI HARUO

Applicant:

YOKOGAWA ELECTRIC CORP

Classification:

- international: G01R23/165; G01R23/167; H03H17/00; H03H17/02;

G01R23/16; H03H17/00; H03H17/02; (IPC1-7):

G01R23/165; G01R23/167; H03H17/02

- European:


Application number: JP19910151981 19910624 Priority number(s): JP19910151981 19910624

PURPOSE:To increase flexibility of a circuit

Report a data error here

Abstract of JP5002038

and to meet various requests for performances with ease by combining a prefilter processor having a polyphase filter structure with a fast Fourier transform(FFT) processor executing an interstage pipeline operation. CONSTITUTION: A digital filter bank 10 is constructed of prefilters 30a to 30m (a polyphase filter) and FFT processors 40a to 40n formed to be a pipeline. The prefilters of a polyphase structure supply sequentially the data subjected to A/D conversion to be coefficients for computation set beforehand, so that an arithmetic processing be executed in proper amounts, and therefore no uselessness of hardware takes place. By increasing sets of the coefficients to be allocated, accordingly, the number of band-pass filters can be increased simply. An input analog signal X (f) is converted into a digital signal by an A/D converter 20 and then inputted to the filter bank 10, and the signal X (f) of a frequency axis is outputted as the result of filtering.



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-2038

(43)公開日 平成5年(1993)1月8日

(51) Int.Cl. ⁵		識別記号	庁内整理番号	FI	技術表示箇所
G 0 1 R	23/167		7706-2G		
	23/165	В	7706-2G		
H03H	17/02	E	8731-5 J		

P 8731-5J

審査請求 未請求 請求項の数1(全 7 頁)


(21)出願番号	特願平3-151981	(71)出願人	000006507	
			横河電機株式会社	
(22)出願日	平成 3 年(1991) 6 月24日		東京都武蔵野市中町2丁目9番32号	
		(72)発明者	小林 春夫	
			東京都武蔵野市中町2丁目9番32号 横	河
			電機株式会社内	
		(74)代理人	弁理士 小沢 信助	

(54) 【発明の名称】 デジタルフイルタバンク

(57)【要約】

【目的】回路(ハードウエア)の柔軟性を高め、回路を 全面的に作り替えることなく、様々なパフォーマンス (あるいはコスト) の要求を容易に満たすことができ、 IC化にも適したデジタルフィルタバンクを提供するこ とである。

【構成】プリフィルタをポリフェーズフィルタ構造と し、この構造を、係数RAMおよびデータRAMにおけ るアドレス発生方法を工夫してマルチプロセッサ化に適 する構成として実現し、また、FFTプロセッサのパイ プライン化を併用することにより、上記目的を達成す る。



1

【特許請求の範囲】

【請求項1】 ポリフェーズフィルタ構造をもつプリフ ィルタプロセッサと、ステージ間パイプライン演算を行 うことができるFFTプロセッサとにより構成されるデ ジタルフィルタバンクであって、前記プリフィルタプロ セッサは、入力データを記憶するデータメモリ (300b) と、このデータメモリのアドレス制御回路(100b, 200b) と、デジタルフィルタリング演算用の係数を記憶する係 数メモリ(300a)と、この係数メモリのアドレス制御回 路(100a,200a)と、前記データメモリ(300b)から出力 10 れたものであり、その目的は、回路(ハードウエア)の されるデータあるいは新たに入力されたデータと、前記 係数メモリ(300a)から出力される係数とを乗算する乗 算器 (700)と、この乗算器 (700)の乗算出力を累積加算 するアキュムレータ (900)とを有していることを特徴と するデジタルフィルタバンク。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は信号の周波数スペクトラ ムを測定するために使用されるデジタルフィルタバンク に関する。

[0002]

【従来の技術】周波数スペクトラムの一般的な測定方法 として、図10(a). (b) に示すように、複数のアナ ログバンドパスフィルタを並列に配置して各フィルタの 出力信号のパワーを測定する方法(アナログフィルタバ ンク) や、図11に示すように、アナログ信号をA/D変 換し、FFT(高速フーリエ変換)プロセッサにより解 析する方法がある。

【0003】ただし、少ないハードウエアで特性のよい アナログフィルタをつくるのは一般に困難であり、ま 30 た、FFTは離散データによる解析であるため、一般的 な波形に対し、高精度が望めない。

【0004】そこで、近年、図12に示す、複数のデジタ ルバンドパスフィルタを並列に配置した構造のデジタル フィルタバンクが、FFTより高精度の測定ができると して注目され、計測器にも使われ始めている。

【0005】このデジタルフィルタバンクは、実際に は、図13に示すように、プリフィルタ50とFFTプロセ ッサ60を用いて実現できる。

[0006]

【発明が解決しようとする課題】上述した従来のデジタ ルフィルタバンクは、構成に柔軟性がないという問題点 がある。すなわち、高価だがパフォーマンス(分解能や 精度)が高いものが必要な場合、あるいは、低価でパフ ォーマンスも低くてよい場合など、コストやパフォーマ ンスに応じてフィルタバンクを実現しようとすると、個 々の要求に応じて、プリフィルタおよびFFTプロセッ サの構成を最初から設計しなおす必要がある。これは、 図13に示されるデジタルフィルタバンクは、構成全体で 一つの機能をもつため、特性を変更するためには全体構 50 プライン化されたFFTプロセッサを組合わせたマルチ

成そのものを見直す必要があるからである。このような 柔軟性のなさは、回路のワンチップ化、特に、ASIC のような顧客の要求に対応させて生産されるICへの適 用を妨げる原因となる。

【0007】また、パフォーマンスが高いプリフィルタ およびFFTプロセッサをワンチップで実現しようとす ると、構成が複雑となってコスト高となるという問題点 もある。

【0008】本発明はこのような問題点に着目してなさ 柔軟性を高め、回路を全面的に作り替えることなく、様 々なパフォーマンス(あるいはコスト)の要求を容易に 満たすことができ、IC化にも適したデジタルフィルタ バンクを提供することにある。

[0009]

【課題を解決するための手段】本発明の代表的なものの 概要は以下のとおりである。すなわち、ポリフェーズフ ィルタ構造をもつプリフィルタプロセッサと、ステージ 問パイプライン演算を行うことができるFFTプロセッ 20 サとを組合わせてデジタルフィルタバンクを実現するも

【0010】ポリフェーズデジタルフィルタ構造は、フ ィルタリング演算用の係数が並列に配置され、共通のデ ータ入力部において、各係数へ順次に周期的に入力デー 夕を振り分けていく機能が設けられた構造を有する。し たがって、A/D変換された入力信号は、上述の振り分 け機能により所定係数の各フィルタに分配され、順次に 係数との乗算が行われ、その結果がアキュムレートされ て、プリフィルタプロセッサのフィルタリング出力が得 られる。

【0011】このようなポリフェーズ構造をもつプリフ ィルタは、例えば、係数メモリ(RAM, ROM), デ ータメモリ、およびこれらのアドレスカウンタ(アドレ ス制御回路)、乗算器、アキュムレータ、レジスタ群か ら構成される。

【0012】この場合、実現したいバンドパスフィルタ の数 (分解能) が n 個だとすると、係数メモリには、各 フィルタ特性を作り出すために必要な係数の組がn組、 格納されている。また、データメモリには、各係数の組 40 のそれぞれに振り分けるべきデータを蓄積すべく、n列 (あるいは n 行) のデータ記憶領域が設けられ、入力デ ータは原則としてこの領域に記憶された後、演算用に出 力される。

【0013】アドレスカウンタは、各係数とデータとが 所望の組合わせになるように、規則的にアドレスを変化 させて、各メモリから係数とデータを読出すようになっ ている。

【0014】このような構成は、実質的には、n個の並 列配置されたプリフィルタ(プロセッサ)とm段のパイ

3

プロセッサ構造となっている。

[0015]

【作用】ポリフェーズ構造のプリフィルタは、予め設定 された演算用の係数にA/D変換したデータを、順次に 供給して過不足なく演算処理を行うものであり、ハード ウエアの無駄が生じない。したがって、振り分けを行う 係数の組を増やせば(あるいは、そのようなプリフィル タを複数用意すれば)、簡単にバンドパスフィルタ数を 増加させることができる。

【0016】また、このプリフィルタの並列度の増加に 10 対応して、後段のFFTの演算ステージをパイプライン 化して並列処理を行うことにより、プリフィルタとFF Tプロセッサとのパフォーマンスの整合性も確保でき る。

【0017】したがって、複数の同じ構成のプリフィル 夕(プロセッサ)と、FFTプロセッサを用意すれば、 用意したプロセッサの数に見合ったパフォーマンスが得 られる。これにより、様々なコスト・パフォーマンスに 応じたフィルタバンクを容易に実現できる。また、同じ プロセッサを複数個並べればよいため、比較的廉価に、 高パフォーマンスのデジタルフィルタバンクを実現でき る。

【0018】また、このような構成を現実にICとして 実現する場合を考えた場合、本発明のフィルタバンクに 用いられるプリフィルタは、メモリ(ROM, RA M), レジスタ, マルチプレクサ, アキュムレータとい ったデジタル系ICに汎用的に使用されている回路要素 を用いて構成できるため、実現が容易である。また、上 述のように、同一構成のプロセッサを配置すればよいた 適している。また、任意のステージを実行するようなプ ログラマブルなFFTプロセッサも、通常の技術を用い て、容易に実現できる。

[0019]

【実施例】次に、本発明の実施例について図面を参照し て説明する。図1は本発明のデジタルフィルタバンクの 基本的構成を示す図である。

【0020】本実施例のデジタルフィルタバンク10は、 プリフィルタ30a ~30n (ポリフェーズフィルタPFを 構成する)と、パイプライン化されたFFTプロセッサ 40 40a~40n とで構成され、入力アナログ信号 f (x) は、A/D変換器20によってデジタル信号に変換されて からフィルタバンク10に入力され、フィルタリング結果 として、周波数軸の信号X (f)が出力されるようにな っている。

【0021】このような構成を使って、図2(a)のよ うな4つのバンドパスフィルタをもつバンクを実現する 場合を考える。各バンドパスフィルタは図2(b)に示 されるような特性をもつ(BPF0は、実質的にローパ スフィルタである)。

【0022】図2のフィルタバンクは、例えば、図3の ような構成により実現できる。この例のプリフィルタで は、BPF0用の係数としてh3, h7, h11が用意 され、BPF1用の係数としてh2, h6, h1 oが用 意され、BPF2用の係数としてh1, h5, h9が用 意され、BPF3用の係数としてho, ha, hs が用 意されている。各係数には、データd0~d11,d1 2・・・が順次に振り分けられて入力される。

【0023】例えば、BPF0用のプリフィルタのプリ フィルタリング出力(00),(04)は、

 $(0\ 0) = h_{1\ 1} \cdot d\ 0 + h_{7} \cdot d\ 4 + h_{3} \cdot d\ 8,$

 $(0.4) = h_{1.1} \cdot d.4 + h_7 \cdot d.8 + h_3 \cdot d.1.2,$ という演算を行って得られる。

【0024】また、本例では、FFTプロセッサ(40a ~40n)は、2ステージ毎に処理を分担されてパイプライ ン化されている。図3の構成をIC化した場合の具体的 構成例(特に、ポリフェーズフィルタPFの具体的構成 例)を図4に示す。本構成例において、ポリフェーズフ ィルタPFは、係数RAM300a(アドレス回路100a, 200 20 a により読出しアドレスが制御される)と、データRA M300b (アドレス回路100b, 200b により読出しアドレス および書込みアドレスが制御される)と、入力データを 保持するレジスタ (I-Reg) と、セレクタ500 と、レ ジスタMR1およびMR2と、乗算器700 と、レジスタ 800 と、アキュムレータ900 と、レジスタ1000とを有し ている。レジスタ(I-Reg)に保持された入力データ は、データRAM300bに書込まれるか、あるいはセクレ タ500 へと送られる。セレクタ500 は、データRAM30 Obから読出されたデータあるいはレジスタ (I-Reg) め、レイアウトデザイン等も容易であり、ASIC化に 30 から送られてきたデータを選択的に通過させる。係数R AM300aから出力された係数は、一旦、レジスタMR1 に保持され、セレクタ500 を通過したデータはレジスタ MR2に保持され、乗算器700 により乗算され、アキュ ムレータ900 でアキュムレートされる。

> 【0025】図4の構成における、係数RAM300a, デ ータRAM300bにおけるアドレス制御タイミングおよび 主要部におけるデータの流れを図5に示す。このよう に、規則的なRAMへのアクセスを行うことにより、ポ リフェーズ構造のプリフィルタを実現できる。

> 【0026】次に、FFTプロセッサ40(図4)のステ ージ間のパイプライン化について図6(a),(b)を 用いて説明する。例えば、図6(a)のような2ステー ジのパイプライン処理は、FFTプロセッサ内で、図6 (b) のような、バタフライ演算を行うことにより実現

【0027】ポリフェーズ構造のプリフィルタは、図7 に示すように、2つのプリフィルタプロセッサ(A, B) を組合わせて構成することもできる。プロセッサ A、Bにおける係数RAMの構成は図1の場合と同じで 50 あり、データRAMは、それぞれ、図8(a), (b)

5

のように構成する。プロセッサA, Bにおける、アドレ スカウンタの動作およびデータRAMにおけるR/W (読書き) 制御、および主要部におけるデータの流れを 図9に示す。このような制御は、カウンタやゲートを用 いてアドレス発生器を構成することにより、簡単に実現 できる。

[0028]

【発明の効果】以上説明したように本発明は、プリフィ ルタをポリフェーズフィルタ構造とし、この構造を、係 数RAMおよびデータRAMにおけるアドレス発生方法 10 を工夫してマルチプロセッサ化に適する構成として実現 し、また、FFTプロセッサのパイプライン化を併用す ることにより、回路 (ハードウエア) の柔軟性を高め、 回路を全面的に作り替えることなく、様々なパフォーマ ンス(あるいはコスト)の要求を容易に満たすことがで き、IC化にも適したデジタルフィルタバンクを提供で きる効果がある。

【図面の簡単な説明】

【図1】本発明のデジタルフィルタバンクの基本的構成 を示す図である。

【図2】(a)は実現しようとする4つのバンドパスフ ィルタをもつバンクを示し、(b)は各バンドパスフィ ルタの特性(BPF0は、実質的にローパスフィルタで ある)を示す。

【図3】図2のデジタルフィルタバンクの実現例を示す 図である。

【図4】図3の構成をIC化した場合の具体的構成例を 示す図である。

【図5】図4の構成における、係数RAM300a、データ RAM300bにおけるアドレス制御タイミングおよび主要 30 40a ~40n FFTプロセッサ 部におけるデータの流れを示す図である。

【図6】 F F Tプロセッサ40 (図4) のステージ間のパ イプライン化について説明するための図であり、(a) は2ステージのバイプライン処理を示し、(b) は (a) の処理を実現するためのバタフライ演算の内容を 示す図である。

【図7】プリフィルタを2つのプロセッサA, Bを用い て構成した例を示す図である。

6

【図8】(a), (b) はそれぞれ、図7のプロセッサ A、Bにおける、データRAMの構成を示す図である。

【図9】図7のプロセッサA、Bにおける、アドレスカ ウンタの動作およびデータRAMにおけるR/W (読書 き) 制御、および主要部におけるデータの流れを示す図 である。

【図10】(a)は、周波数スペクトラムの一般的な測定 方法であって、複数のアナログバンドパスフィルタを並 列に配置して各フィルタの出力信号のパワーを測定する 方法(アナログフィルタバンク)を説明するための図で あり、(b) は各バンドパスフィルタの特性を示す図で ある。

【図11】周波数スペクトラムの一般的な測定方法であっ て、アナログ信号をA/D変換し、FFT(高速フーリ 工変換) プロセッサにより解析する方法を説明するため の図である。

【図12】複数のデジタルバンドパスフィルタを並列に配 置した構造のデジタルフィルタバンクについて説明する ための図である。

【図13】図12のデジタルフィルタバンクの実際の構成例 を示す図である。

【符号の説明】

10 デジタルフィルタバンク

20 A/D変換器

30a ~30n ポリフェーズフィルタ (PF) 構造のプリ フィルタ

300a 係数RAM


300b データRAM

500 セレクタ

700 乗算器

アキュムレータ 900

【図1】



【図8】







図11]





【図5】

MR1	ha ha ha	h2 h6 m0	hi hahe	ho ha he	h ₃ h ₇ h ₁₁	h ₂ h ₆ h ₁₀	hi hs he
メアドレス 100g	Α	B	С	D	Α	В	С
Yアドレス 2000	0 1 2	0+1 + 2	0 +1 + 2	0 +1 +2	0 +1 2	0+1-2	0-1-2
MR 2	d12 de d4	d13 d9 d5	da4 dao da	d15 d11 d7	d16 d12 d8	d17 d13 d9	d18 d14 dtc
Xアドレス 100b	А	В	С	D	Α	В	С
Yアドレス 200b	2+0+1	2-0-1	2+0-1	2+0+1	1 + 2 + 0	1 -2 -0	1+2 +0 W+R+B
R/W	W-R-R	<u> W≁R → R</u>	W-K-K	W+K+K		W -R -R	
I-Reg	d ₁₂	d13	di4	d ₁₅	Ci16	d ₁₇	d ₁₈




MR1 |h3 h7 h11|h1 h5 h8 |h3 h7 h11|h1 h5 h9 |h3 h7 h11|h1 h5 h9 |h3 h7 h11|h1 h5 h9 Xプドレス 発生1 С 0+1+2|0+1+2|0+1+2|0+1+2|0+1+2|0+1+2|0+1+2|0+1+2|0+1+2|0+1+2 MR2 C Δ C Д Ç |2+0+1|2+0+1|1+2+0|1+2+0|0+1+2|0+1+2|2+0+1|2+0+1i-Reg Ch2 d14 d₁₆ dia daa dzz d24

【図9】

MR1	ha ha ha	hohuha	112 hs hip	hohu he	ha ha hiq	hohuhe	hz ha ha	ho hu he
Xアドレス 発生1	В	D	В	D	В	D	В	D
Yフトレス 発生!	0+1+2	0+1 - 2	0+1+2	0+1+2	0+1 + 2	0-1-2	0-1-2	0+1-+2
	dıa de de	dasda da	dar dis de	dig dis din	dzidnidia	dza dre dra	dzsdzidn	dz7dz3d19
XZNシス 発生2	В	D	В	D	В	D	В	D
YYYY			1-2-0		-			
R/W	W-R-R	W+ R + R	W+R+R	WRR	W+R+R	W+R+R	W+R+R	W-R-R
I-Rea	d ₁₃	d15	Chr?	dıs	d21	dz	d25	d27

【図13】



[図10]

